Ryzen 4000 detallado: los supuestos documentos confidenciales de AMD describen el funcionamiento interno de Zen 3
Mientras esperamos el anuncio de Zen 3 de AMD el 8 de octubre, filtración de hardware CyberPunkCat nos acaba de enviar un adelanto de lo que está por venir. Los procesadores de AMD ya ocupan cinco de las seis posiciones en nuestro Las mejores CPU para juegos lista, y Zen 3 probablemente solidificará aún más la posición de AMD.
El documento, que data del 10 de junio, parece provenir de la bóveda secreta de AMD. Si bien la información parece legítima, le recomendamos que la aborde con un poco de precaución. Sin embargo, la información se alinea con lo que ya sabemos sobre la microarquitectura Zen 3 para una presentación de AMD publicada accidentalmente.
Teniendo esto en cuenta, el documento es una guía de referencia de programación del procesador (PPR) para la familia 19h modelo 21h B0 de AMD. Como recordatorio, Zen (+) y Zen 2 pertenecen a Family 17h, por lo que Family 19h debería ser para Zen 3.
No es de extrañar que los procesadores Ryzen de la serie 4000 (nombre en clave Vermeer) conservarán el diseño del módulo de varios chips (MCM), también conocido como diseño de chiplet. Zen 3 empaquetará dos matrices complejas de núcleo (CCD) con una matriz de E / S (IOD) dentro de un paquete de chips. Por fuera, la configuración parece idéntica a la del Zen 2, pero no lo es. El diablo está en los detalles.
En Zen 2, cada CCD alberga dos complejos de núcleos (CCX), por lo que cada complejo se compone de cuatro núcleos que comparten 16 MB de caché L3. Según el documento de AMD, la composición de Zen 3 es completamente diferente: solo hay un CCX dentro de cada CCD. El CCX posee ocho núcleos que pueden ejecutarse en modo SMT (subproceso múltiple simultáneo) de un solo hilo (1T) o de dos hilos (2T), lo que equivale a 16 hilos por complejo. Dado que ahora solo hay un CCX, los ocho núcleos de CPU ahora pueden acceder directamente a los 32 MB de caché L3 compartida.
Esencialmente, la cantidad de caché L3 sigue siendo la misma a 32 MB por CCD en Zen 3 que en Zen 2. En Zen 2, los cuatro núcleos dentro de cada CCX solo tienen acceso directo a 16 MB de caché L3 mientras que en Zen 3, los ocho núcleos dentro CCX comparte los mismos 32 MB de caché L3. El diseño renovado debería reducir la latencia sustancialmente y mejorar la instrucción general por ciclo (IPC) en las partes de Zen 3.
En términos de recuento de núcleos, Zen 3 parece pintar una imagen similar a Zen 2. La pieza insignia de la serie Ryzen 4000, potencialmente la Ryzen 9 4950X , probablemente alcanzará un máximo de 16 núcleos y 32 subprocesos, al igual que los existentes Ryzen 9 3950X. Sin embargo, puede esperar velocidades de reloj mejoradas en Zen 3 tan pronto muestras de ingeniería del Ryzen 9 4950X supuestamente ya aumenta hasta 4,9 GHz cuando el Ryzen 9 3950X anterior alcanza un máximo de 4,7 GHz.
Según la información contenida en el documento, Zen 3 presenta dos controladores de memoria unificada (UMC), uno por canal. Cada canal admite hasta dos DIMM. También se menciona la estructura de datos escalable con la capacidad de manejar hasta 512 GB para cada canal de DRAM. En cuanto a las velocidades de memoria, los procesadores Zen 3 llegan con soporte nativo para DDR4-3200, en la misma línea que Zen 2.
